第 1 页 ，共 5 页 浙 江 理 工 大 学 2017 年硕士 研究生 招生 考试 初试 试题 考试科目： 数字电路 代码： 990 （请考生在答题纸上答题，在此试题纸上答题无效） 一、填空题 （每空 1.5 分，共 15 分） 。 1. DACAB 在四变量卡诺图中有 ( )个小方格是 “1”。 2. 如果对键盘上 108 个符号进行二进制编码，则至少要（ ）位二进制数码。 3 A/D 转换的过程可分为 （ ） 、保持、量化、编码 4 个步骤。 4. 在 CMOS 门电路中 ，输出端能并联使用（ 或 线与）的电路有 （ ） ； 5. 8 线 3 线优先编码器 74LS148 的优先编码顺序是 7I 、 6I 、 5I 、 、 0I ，输出为 2Y 1Y 0Y 。输入输出均为低电平有效。当输入 7I 6I 5I 0I 为 11010101 时，输出 2Y 1Y 0Y 为 （ ） 。 6图 1 为 与非门组成的基本 SR 锁存器，为使锁存器处于 “置 1”状态，其 SR应为 （ ） 。 &&QQR1G2GF01.0R487CvVD5vO35R2DRvDSC11vIvoVDRCGG2CdR 图 1 图 2 图 3 7. 将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字 的 ROM。该 ROM 有（ ）根地址线。 8由 555 定时器构成的电路如图 2 所示，该电路的名称是 （ ） 。 9已知某电路的输入输出波形如图 3 所示，则该电路可能为 （ ） 。 10门电路参数输入输出参数 VIH（ min） 、 VIL（ max） 、 VOH（ min） 和 VOL（ max） 由小到大的排列正确的是 （ ） 。 二、选择题在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内（本大题共 10 小题，每小题 3 分，共 30 分）。 1 下列四个数中与十进制数（ 163） 10不相等的是 。 A（ A3） 16 B（ 10100011） 2 C（ 000101100011） 8421BCD D（ 100100011） 8 2 若已知 YXYYZZYXY ，判断等式 )()( ZYZYYX YYX )( 成立的最简单方法是依据 。 A 代入规则 B对偶规则 C反演规则 D反演定理 3. 对 CMOS 门电路，以下 说法是错误的。 A输入端悬空会造成逻辑出错 B输入端接 510k的大电阻到地相当于接高电平 C 噪声容限与电源电压有关 D 输入端接 510的小电阻到地相当于接低电平 第 2 页 ，共 5 页 4设图 4 所示 电路均为 LSTTL 门电路，能实现 AF 功能的电路是 。 &1 EN= 1 1悬 空G1G3G2VC C1 k G4AF FFAAFA1 0 0 A B C D 图 4 5用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的 ？ A在输出级加正取样脉冲 B在输入级加正取样脉冲 C在输出级加负取样脉冲 D在输入级加负取样脉冲 6比较两位二进制数 A=A1A0 和 B=B1B0，当 A B 时输出 F=1，则 F 表达式是 。 A 11BAF B 0101 BBAAF C 001111 BABABAF D0011 BABAF 7电路如图 5 所示。实现 AQQ nn 1 的电路是 。 QQQ1Q1AAAAC P C PC PC PC 1C 1C 1C 11 D1 S1 R1 J1 K1 J1 KQQ QQA B C D 图 5 8一个 5 位的二进制加计数器，由 00000 状态开始，经过 75 个时钟脉冲后，此计数器的状态为 ： A 01011 B 01100 C 01010 D 00111 9为了构成 4096×8 的 RAM，需要 片 1024×2 的 RAM。 A 8 片 B 16 片 C 2 片 D 4 片 10哪种器件中存储的信息在掉电以后即丢失 ？ A SRAM B UVEPROM C E2PROM D PAL 三、 分析计算题（总分 63 分） 1根据图 6 所示波形图，写出逻辑关系表达式 Z= f（ A， B， C），并将表达式简化成最简 或非 -或非表达式和最简 与 -或 -非 表达式。 (9 分 ) ABCZ图 6 2 若两个逻辑变量 X、 Y 同时满足 X+Y=1 和 XY = 0，则有 YX 。 利用该公理证明： ADDCCBBADCBAA B C D 。 （ 8 分） 第 3 页 ，共 5 页 3. 图 7（ a）所示 为 LSTTL 门 电路 ，其 电气特性 曲线 如图 7（ b）所示。请 详细 分析 在 4 种 不同给 定条件下 图 （ a） 所示 电路 的工作 原理， 并 将 电压表的读数 填入表 1 中 。假设电压表的内阻 100k。（ 8 分） 14 . 30 . 21 . 100ACBK&E NvO/ VvI/ VvI/ V R11 0 k V（ a） （ b） 图 7 表 1 A B C K 电压表读数 / V 0 0 1 1 0 0 1 1 0 1 0 1 断开 断开 闭合 闭合 4 图 8 所示电路是由 3 线 -8 线译码器 74HC138 及门电路构成的地址译码电路。试 分析 电路工作原理， 并 列出此译码电路每个输出对应的地址 关系 表 ，要求输入地址 A7A6A5A4A3A2A1A0 用十六进制表示。 （ 10 分） &A1A2A0A0A1A2E1E2E3Y0Y1Y2Y3Y4Y5Y6Y7A3 1A4A5A6A7图 8 5 图 9 所示的电路是用施密特触发器构成的多谐振荡器， 电源 工作电压 VDD=5V， 施密特触发器的阈值电压分别为 VT+=3V 和 VT =2V，试 分析 电路的工作原理， 画出电容器 C 两端电压 vC和输出电压 vO 的波形。 如要使输出波形的占空比可调，试问电路要如何修改？ 当 电容 为 0.1F 时， 设计 一组参数 ， 使输出 方波频率 为 1KHz， 占空比 为 75%。 （ 12 分） vCCR1vOttvCvO00图 9 第 4 页 ，共 5 页 6 10 位 R-2R 网络型 D/A 转换器如图 10 所示 ： （ 1）求输出电压的取值范围； （ 2） 若要求输入数字量为 200H 时输出电压 vO=5V，试问 VREF应取何值？ （ 6 分） D8D9S9S8R RRIVR E F2 R 2 R 2 R 2 RS0D0Rf= RA+-vOi图 10 7 由 JK 触发器和 D 触发器 构成 的电路如图 11 所示，各输入端波形如图 （ b） ，当各个触发器的初态为 0 时，试画出 Q0和 Q1端的波形，并 分析 输入 A 和 输出 Q1 的 关系， 说明此电路的功能。 （ 10分） DR 0Q 1QBAQ0Q11 JC 11 KA11 DC 1Q0Q1B （ a） （ b） 图 11 四、综合设计题（总分 42 分） 1. 一个组合逻辑电路有两个控制信号 C1和 C2，要求 ： （ 1） C2C1=00 时， BAF （ 2） C2C1=01 时， ABF （ 3） C2C1=10 时， BAF （ 4） C2C1=11 时， ABF 试设计符合上述要求的逻辑电路（器件不限） （ 12 分） 2 由 四位二进制计数器 74LS161 和 4 位比较器 74LS85 构成的时序电路如图 12 所示。试求： （ 1）该电路的状态转换图； （ 2）工作波形图； （ 3）简 述电路的逻辑功能 ； （ 4）对电路做适当修改，实现 N（ N 16）进制计数 。 （ 15 分） 开 机 清 零11B3B2B1B0A3A2A1A07 4 L S 8 511I（AB）I（A=B）I（AB）Y（AB）Y（A=B）Y（AB）11RDC PLD 7 4 1 6 1Q 0 Q 3Q 2Q 1E TE PC PD0D3D2D1C OL DR D图 12 第 5 页 ，共 5 页 3 采用如图 13 所示的二片 74LS194 双向移位寄存器、一个 1 位全加器和一个 D 型触发器设计 两 个4 位二进制数 A=A3A2A1A0、 B=B3B2B1B0 的加法电路。要求画出电路，说明所设计电路的工作过程 、时序关系 以及最后输出结果在何处。 （ 15 分） 图 13